?計(jì)算機(jī)組成原理2010年4月真題試題(02318)

計(jì)算機(jī)組成原理2010年4月真題試題及答案解析(02318)

計(jì)算機(jī)組成原理2010年4月真題試題及答案解析(02318)，本試卷總公共150分鐘。

一、單項(xiàng)選擇題

(本大題共15小題，每小題2分，共30分)在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的。請(qǐng)將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無(wú)分。

1.若十進(jìn)制數(shù)為101，則其對(duì)應(yīng)的二進(jìn)制數(shù)為( )

A.01100101
B.01010011
C.01110001
D.01010010

2.若十進(jìn)制數(shù)為-49，則其對(duì)應(yīng)的補(bǔ)碼[X]_補(bǔ)為( )

A.11100011
B.11111001
C.11001111
D.11001110

3.n+l位定點(diǎn)小數(shù)的反碼表示范圍是( )

A.-1+2-n≤X≤1-2-n
B.-2n+1≤X≤2n-1
C.-1-2n≤X≤1+2n
D.-2n≤X≤-2n+1

4.存取速度最快的存儲(chǔ)器是( )

A.主存
B.硬盤
C.高速緩存
D.光盤

5.若地址總線為A₁₅(高位)～A₀(低位)，若用4KB的存儲(chǔ)芯片組成8KB存儲(chǔ)器，則加在各存儲(chǔ)芯片上的地址線是( )

A.A₁₁～A₀
B.A₁₀～A₀
C.A₉～A₀
D.A₈～A₀

6.在磁盤數(shù)據(jù)記錄方式中，用改進(jìn)調(diào)頻制記錄數(shù)據(jù)“1”時(shí)，在位單元中間電流的變化是( )

A.從負(fù)值變到正值
B.從正值變到負(fù)值
C.從負(fù)值變到正值或從正值變到負(fù)值
D.保持不變

7.在存儲(chǔ)器堆棧結(jié)構(gòu)中，在棧底為最大地址的堆棧操作中壓棧是指( )

A.先使SP減1，再將數(shù)據(jù)存入SP所指單元
B.先使SP加1，再將數(shù)據(jù)存入SP所指單元
C.先將數(shù)據(jù)存入SP所指單元，再將SP減l
D.先將數(shù)據(jù)存入SP所指單元，再將SP加1

8.下列尋址方式中，執(zhí)行速度最快的是( )

A.寄存器尋址
B.相對(duì)尋址
C.直接尋址
D.存儲(chǔ)器間接尋址

9.采用微序控制的主要目的是( )

A.提高速度
B.簡(jiǎn)化控制器設(shè)計(jì)與結(jié)構(gòu)
C.使功能很簡(jiǎn)單的控制器能降低成本
D.不再需要機(jī)器語(yǔ)言

10.采用異步控制的目的是( )

A.提高執(zhí)行速度
B.簡(jiǎn)化控制時(shí)序
C.降低控制器成本
D.支持微程序控制方式

11.CPU可直接訪問的存儲(chǔ)器是( )

A.硬盤
B.軟盤
C.光盤
D.高速緩存

12.外部設(shè)備接口是指( )

A.CPU與系統(tǒng)總線之間的邏輯部件
B.系統(tǒng)總線與外部設(shè)備之間的邏輯部件
C.主存與外圍設(shè)備之間的邏輯部件
D.運(yùn)算器與外圍設(shè)備之間的邏輯部件

13.在磁盤中實(shí)現(xiàn)輸入輸出數(shù)據(jù)傳送的方式( )

A.只采取程序查詢等待方式
B.只采取程序中斷方式
C.只采取DMA方式
D.既有DMA方式，也有中斷方式

14.在CPU中，指令寄存器IR用來(lái)存放( )

A.正在執(zhí)行的指令
B.即將執(zhí)行的指令
C.已執(zhí)行的指令
D.指令地址

15.中斷屏蔽字的作用是( )

A.暫停外設(shè)對(duì)主存的訪問
B.暫停對(duì)某些中斷的響應(yīng)
C.暫停對(duì)一切中斷的響應(yīng)
D.暫停CPU對(duì)主存的訪問

二、名詞解釋題

(本大題共3小題，每小題3分，共9分)

11.RAM

12.指令系統(tǒng)

13.顯示器分辨率

三、簡(jiǎn)答題

(本大題共6小題，每小題5分，共30分)

21.RAM與ROM有何異同?

22.什么是指令格式?計(jì)算機(jī)指令為什么要有一定的格式?

23.CPU主要有哪些基本功能?CPU主要由哪些基本部件構(gòu)成?

24.總線上有哪些信息傳輸方式?各有哪些特點(diǎn)?

25.中斷的過程與子程序調(diào)用的區(qū)別是什么?

26.若CPU中寄存器內(nèi)容如下，現(xiàn)指令中給出寄存器與其單元內(nèi)容之間對(duì)應(yīng)關(guān)系如下，按寄存器R1間接尋址方式讀取的操作數(shù)是什么?寄存器      內(nèi)容        單元地址       存儲(chǔ)內(nèi)容R0           1000H       1000H          3A00H R1           3A00H       2000H          1000H R2           2000H       3A00H          2000HR3           3C00H       3C00H          3C00H

四、簡(jiǎn)單應(yīng)用題

(本大題共2小題，每小題9分，共18分)

31.用Booth算法計(jì)算7×(-4)的4位補(bǔ)碼乘法運(yùn)算，要求寫出其運(yùn)算過程。

32.設(shè)有計(jì)算機(jī)的CPU數(shù)據(jù)通路及其與存儲(chǔ)器的連接結(jié)構(gòu)如下圖所示，其中，R0～R3為通用寄存器，IR為指令寄存器，PC為程序計(jì)數(shù)器，SP為堆棧指針，C和D為暫存器，MAR為存儲(chǔ)器地址寄存器，MDR為存儲(chǔ)器數(shù)據(jù)緩沖寄存器。 試寫出轉(zhuǎn)移指令A(yù)DD(R3)，(R0)的執(zhí)行流程。注：指令功能為加法操作，(R3)和(R0)分別為采用寄存器間接尋址的源操作數(shù)和目的操作數(shù)。

五、存儲(chǔ)器設(shè)計(jì)題

(本大題共1小題，13分)

41.用4K×1位/片的存儲(chǔ)芯片構(gòu)成32KB存儲(chǔ)器，地址線為A₁₅(高)~A₀(低)(1)需要幾片這種存儲(chǔ)芯片?(2)32KB存儲(chǔ)器需要哪幾位地址尋址?(3)在這些地址線中，加至各芯片的地址線是哪幾位?(4)用于產(chǎn)生片選信號(hào)的地址線是哪幾位(譯碼法)?