西北師范大學(xué)2024年考研初試大綱：計(jì)算機(jī)組成原理(727)

考研專業(yè)課大綱對(duì)備考具有重要價(jià)值。大綱可以幫助考生了解考試的整體結(jié)構(gòu)和考查重點(diǎn)，在備考過程中起到明確方向的作用。大綱所列出的考試范圍和知識(shí)要點(diǎn)，可以幫助考生建立知識(shí)體系，明確重難點(diǎn)，有針對(duì)性地進(jìn)行備考。同時(shí)，弄清大綱要求可以讓考生事先了解復(fù)習(xí)的時(shí)間分配和備考要求，避免在備考過程中盲目浪費(fèi)時(shí)間和精力。以下是西北師范大學(xué)2024年碩士研究生招生考試《計(jì)算機(jī)組成原理（727）》考試大綱具體內(nèi)容，報(bào)考該校計(jì)算機(jī)專業(yè)相關(guān)方向的考生可以根據(jù)考試大綱備考。

2024年西北師范大學(xué)碩士研究生招生考試《計(jì)算機(jī)組成原理》科目考試大綱

(科目代碼：727)

（同等學(xué)力和跨專業(yè)加試）

第一章  計(jì)算機(jī)系統(tǒng)概論

考核內(nèi)容：

第一節(jié)  計(jì)算機(jī)的分類

模擬計(jì)算機(jī)和電子計(jì)算機(jī)以及它們各自的特點(diǎn)。

第二節(jié) 計(jì)算機(jī)的發(fā)展簡史

計(jì)算機(jī)的五代變化；半導(dǎo)體存儲(chǔ)器的發(fā)展；微處理器的發(fā)展；計(jì)算機(jī)的性能指標(biāo)。

第三節(jié)  計(jì)算機(jī)的硬件

硬件組成要素：運(yùn)算器、存儲(chǔ)器、控制器、適配器與輸入輸出設(shè)備。

第四節(jié) 計(jì)算機(jī)的軟件

軟件的組成與分類；軟件的發(fā)展演變；多級(jí)組成的計(jì)算機(jī)系統(tǒng)；軟件與硬件的邏輯等價(jià)性。

考核要求：

了解計(jì)算機(jī)分類、軟硬件的層次關(guān)系，掌握硬件的組成。

第二章  運(yùn)算方法和運(yùn)算器

考核內(nèi)容：

第一節(jié)  數(shù)據(jù)與文字的表示方法

數(shù)據(jù)格式（定點(diǎn)數(shù)、浮點(diǎn)數(shù)）；數(shù)的機(jī)器碼表示（原碼、補(bǔ)碼、反碼、移碼）；字符與字符串的表示方法、漢字的表示方法、校驗(yàn)碼。

第二節(jié) 定點(diǎn)加法、減法運(yùn)算

補(bǔ)碼加法；補(bǔ)碼減法；溢出概念與檢測方法；基本的二進(jìn)制加法減法器。

第三節(jié) 定點(diǎn)乘法運(yùn)算

原碼并行乘法；直接補(bǔ)碼并行乘法。

第四節(jié) 定點(diǎn)除法運(yùn)算

原碼除法算法原理；并行除法器。

第五節(jié) 定點(diǎn)運(yùn)算器的組成

邏輯運(yùn)算、多功能算術(shù)邏輯運(yùn)算單元（ALU）；內(nèi)部總線；定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)。

第六節(jié) 浮點(diǎn)運(yùn)算方法和浮點(diǎn)運(yùn)算器

浮點(diǎn)加法、減法運(yùn)算；浮點(diǎn)乘法、除法運(yùn)算；浮點(diǎn)運(yùn)算流水線、浮點(diǎn)運(yùn)算器實(shí)例。

考核要求：

了解浮點(diǎn)運(yùn)算方法和浮點(diǎn)運(yùn)算器、定點(diǎn)除法運(yùn)算、運(yùn)算器的組成，掌握硬件的組成數(shù)制及其轉(zhuǎn)換，熟練掌握定點(diǎn)加減法運(yùn)算方法、定點(diǎn)乘法運(yùn)算。

第三章  存儲(chǔ)系統(tǒng)

考核內(nèi)容：

第一節(jié) 存儲(chǔ)器概述

存儲(chǔ)器的分類、存儲(chǔ)器的分級(jí)、主存儲(chǔ)器的技術(shù)指標(biāo)。

第二節(jié) 靜態(tài)隨機(jī)存取存儲(chǔ)器

基本的靜態(tài)存儲(chǔ)元陣列；基本的SRAM邏輯結(jié)構(gòu)；讀寫周期波形圖。

第三節(jié)  動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器

DRAM存儲(chǔ)元的記憶原理；DRAM芯片的邏輯結(jié)構(gòu)；讀寫周期、刷新周期；存儲(chǔ)器容量的擴(kuò)充； 高級(jí)的DRAM結(jié)構(gòu)、DRAM讀寫的正確性校驗(yàn)。

第四節(jié) 只讀存儲(chǔ)器

只讀存儲(chǔ)器ROM的原理和種類；FLASH存儲(chǔ)器原理。

第五節(jié) 并行存儲(chǔ)器

雙端口存儲(chǔ)器；多模塊交叉存儲(chǔ)器。

第六節(jié) cache存儲(chǔ)器

cache基本原理；主存與cache的地址映射；替換策略、cache的寫操作策略。

第七節(jié) 虛擬存儲(chǔ)器

虛擬存儲(chǔ)器的基本概念；頁式虛擬存儲(chǔ)器；段式虛擬存儲(chǔ)器和段頁式虛擬存儲(chǔ)器；虛存的替換算法。

第八節(jié)  奔騰系列機(jī)的虛存組織

存儲(chǔ)器模型；虛地址模式；分頁模式下的地址轉(zhuǎn)換。

考核要求：

了解存儲(chǔ)器的分類、存儲(chǔ)器的分級(jí)、主存儲(chǔ)器的技術(shù)指標(biāo)，各類存儲(chǔ)器的基本原理，掌握虛擬存儲(chǔ)器的基本概念；頁式虛擬存儲(chǔ)器；段式虛擬存儲(chǔ)器和段頁式虛擬存儲(chǔ)器； 虛存的替換算法。熟練掌握譯碼電路、存儲(chǔ)器的擴(kuò)展，達(dá)到應(yīng)用。

第四章  指令系統(tǒng)

考核內(nèi)容：

第一節(jié) 指令系統(tǒng)的發(fā)展與性能要求

指令系統(tǒng)的發(fā)展；指令系統(tǒng)的性能要求；低級(jí)語言與硬件結(jié)構(gòu)的關(guān)系。

第二節(jié) 指令格式

操作碼；地址碼；指令字長度；指令助記符；指令格式舉例。

第三節(jié) 操作數(shù)類型

一般的數(shù)據(jù)類型；Pentium數(shù)據(jù)類型；PowerPC數(shù)據(jù)類型。

第四節(jié) 指令和數(shù)據(jù)的尋址方式

指令的尋址方式；操作數(shù)基本尋址方式；尋址方式舉例。

第五節(jié) 典型指令

指令的分類；基本指令系統(tǒng)的操作；精簡指令系統(tǒng)。

第六節(jié) ARM匯編語言

用實(shí)例簡要介紹ARM匯編語言。

考核要求：

了解令系統(tǒng)的發(fā)展與性能要求，掌握指令格式及各部分的功能，數(shù)據(jù)類型，典型指令系統(tǒng)；熟練掌握指令的尋址方式。

第五章  中央處理器

考核內(nèi)容：

第一節(jié) CPU的功能和組成

CPU的功能；CPU的基本組成；CPU中的主要寄存器；操作控制器與時(shí)序產(chǎn)生器。

第二節(jié)  指令周期

指令周期的基本概念；MOV指令的指令周期、LAD指令的指令周期、ADD指令的指令周期、STO指令的指令周期、JMP指令的指令周期等幾個(gè)典型指令的周期；用方框圖語言表示指令周期。

第三節(jié)  時(shí)序產(chǎn)生器和控制方式

時(shí)序信號(hào)的作用和體制；時(shí)序信號(hào)產(chǎn)生器；控制方式。

第四節(jié) 微程序控制器

微程序控制原理；微程序設(shè)計(jì)技術(shù)。

第五節(jié) 硬連線控制器

基本思想；指令執(zhí)行流程；微操作控制信號(hào)的產(chǎn)生。

第六節(jié) 流水CPU

并行處理技術(shù)；流水CPU的結(jié)構(gòu)、流水線中的主要問題。

第七節(jié) RISC CPU

RISC機(jī)器的特點(diǎn)；RISC CPU實(shí)例；動(dòng)態(tài)流水線調(diào)度。

考核要求：

了解流水CPU 和RISC CPU；掌握指令周期、時(shí)序產(chǎn)生器和控制方式，硬連線控制器；熟練掌握微程序控制原理、微程序設(shè)計(jì)技術(shù)。

第六章  總線系統(tǒng)

考核內(nèi)容：

第一節(jié) 總線的概念和結(jié)構(gòu)形態(tài)

總線的基本概念；總線的連接方式；總線的內(nèi)部結(jié)構(gòu)；總線結(jié)構(gòu)實(shí)例。

第二節(jié) 總線接口

信息傳送方式；總線接口的基本概念。

第三節(jié) 總線仲裁

集中式仲裁；分布式仲裁。

第四節(jié) 總線的定時(shí)和數(shù)據(jù)傳送模式

總線的定時(shí)；總線數(shù)據(jù)傳送模式。

第五節(jié) PCI總線和PCIe總線

多總線結(jié)構(gòu)；PCI總線信號(hào)；PCI總線周期類型；總線周期操作；PCI總線仲裁；PCIe總線。

考核要求：

了解總線的基本概念、總線的連接方式、總線的內(nèi)部結(jié)構(gòu)，PCI總線和PCIe總線。掌握總線接口與總線的仲裁。熟練掌握總線的定時(shí)，總線數(shù)據(jù)傳送模式。

第七章 外圍設(shè)備

考核內(nèi)容：

第一節(jié) 外圍設(shè)備概述

外圍設(shè)備的一般功能；外圍設(shè)備的分類。

第二節(jié) 磁盤存儲(chǔ)設(shè)備

磁記錄原理；磁盤的組成和分類；磁盤驅(qū)動(dòng)器和控制器；磁盤上信息的分布；磁盤存儲(chǔ)器的技術(shù)指標(biāo)。

第三節(jié) 磁帶存儲(chǔ)設(shè)備

第四節(jié) 光盤和磁光盤存儲(chǔ)設(shè)備

光盤存儲(chǔ)設(shè)備；磁光盤存儲(chǔ)設(shè)備。

第五節(jié) 顯示設(shè)備

顯示設(shè)備的分類與有關(guān)概念；字符/圖形顯示器；圖像顯示設(shè)備；VESA顯示標(biāo)準(zhǔn)。

第六節(jié) 輸入設(shè)備和打印設(shè)備

輸入設(shè)備；打印設(shè)備。

考核要求：

了解外圍設(shè)備的一般組成。掌握磁盤cache、磁盤陣列RAID、可移動(dòng)存儲(chǔ)設(shè)備、磁帶存儲(chǔ)設(shè)備、光盤和磁光盤存儲(chǔ)設(shè)備、顯示設(shè)備、輸入設(shè)備和打印設(shè)備。熟練掌握磁盤設(shè)備的原理和方法。

第八章  輸入/輸出系統(tǒng)

考核內(nèi)容：

第一節(jié) CPU與外設(shè)之間的信息交換方式

輸入/輸出接口與端口；輸入/輸出操作的一般過程；I/O接口與外設(shè)間的數(shù)據(jù)傳送方式；CPU與I/O接口之間的數(shù)據(jù)傳送。

第二節(jié) 程序查詢方式

設(shè)備編碼；輸入/輸出指令；程序查詢方式的接口；程序查詢輸入/輸出方式。

第三節(jié) 程序中斷方式

中斷的基本概念；程序中斷方式的基本I/O接口；單級(jí)中斷、多級(jí)中斷；中斷控制器；Pentium中斷機(jī)制。

第四節(jié) DMA方式

DMA的基本概念；DMA傳送方式；基本的DMA控制器； 選擇型和多路型DMA控制器。

第五節(jié) 通道方式

通道的功能；通道的類型；通道結(jié)構(gòu)的發(fā)展。

第六節(jié) 通用I／O標(biāo)準(zhǔn)接口

并行I/O標(biāo)準(zhǔn)接口SCSI；串行I/O標(biāo)準(zhǔn)接口IEEE1394/262、I/O系統(tǒng)設(shè)計(jì)。

考核要求：

了解外圍設(shè)備的速度分級(jí)與信息交換方式。掌握通用I／O標(biāo)準(zhǔn)接口。熟練掌握程序查詢方式、程序中斷方式、DMA方式和通道方式的原理。

第九章  并行組織與結(jié)構(gòu)

考核內(nèi)容：

第一節(jié)  體系結(jié)構(gòu)中的并行性

并行性的概念；提高并行性的技術(shù)途徑；單處理機(jī)系統(tǒng)中的并行性；多處理機(jī)系統(tǒng)中的并行性；并行處理機(jī)的結(jié)構(gòu)。

第二節(jié) 多線程與超線程處理機(jī)

從指令級(jí)并行到線程級(jí)并行；同時(shí)多線程結(jié)構(gòu)；超線程處理機(jī)結(jié)構(gòu)。

第三節(jié) 多處理機(jī)

多處理機(jī)系統(tǒng)的分類；SMP的基本概念和SMP的結(jié)構(gòu)。

第四節(jié) 多核處理機(jī)

多核處理機(jī)的優(yōu)勢(shì)；多核處理機(jī)的組織結(jié)構(gòu)；多核處理機(jī)的關(guān)鍵技術(shù)。

第五節(jié) 多核處理機(jī)實(shí)例

ARM多核處理機(jī)；英特爾酷睿多核處理機(jī)；英特爾至強(qiáng)融核眾核處理機(jī)；龍芯多核處理機(jī)。

考核要求：

了解多核處理機(jī)及實(shí)例。掌握并行性的概念和基本方法、多處理機(jī)構(gòu)成。熟練掌握多線程與超線程處理機(jī)。

參考書目

《計(jì)算機(jī)組成原理》（第6版），科學(xué)出版社，2019年。

原文鏈接：https://yjs.wit.edu.cn/info/1087/3934.htm